随着65nm Cyclone^®III系列的推出，在对成本敏感的大批量应用中，Altera帮助设计人员进一步提高了设计能力。过渡到65nm工艺节点具有小工艺尺寸的优点：更低的成本、更好的性能以及更大的逻辑容量。然而，除了这些优点之外，65nm工艺也带来了和功耗相关的新挑战。本白皮书阐述Altera是怎样保持65nm器件性能不变，甚至超过同类90nm器件，同时大大降低其静态和动态功耗的。

引言

传统上，人们总是期望新一代FPGA有更好的特性和性能,。然而，设计人员必须将这些新特性和性能在相同的尺寸(甚至更小)上实现，并且保持功耗不变。此外，某些应用还有必须要满足的特殊功耗要求。结果，功耗在设计人员的FPGA选择标准中扮演了越来越重要的角色。

为了能够以最低功耗来实现65nm工艺节点的低成本和丰富的资源特性，Altera结合芯片工艺优化和Quartus^®II PowerPlay功耗分析以及优化技术，生产了业界功耗最低的低成本65nm FPGA——Cyclone III器件。

降低功耗的优势

实现低功耗目标不但使器件保持良好的工作状态，而且还有很多优势。当然，器件需要按照规范来工作以满足性能和可靠性要求，实现这些目标对整个系统都有积极的影响。

降低FPGA功耗对系统设计的好处立竿见影。降低供电要求可以采用更少的元件实现成本更低的电源供电系统，从而减少了PCB面积。高性能电源系统的实施成本一般在每瓦0.50美金至1.00美金之间。因此，降低FPGA的功耗直接会降低整个系统的成本。较小的风扇甚至不使用风扇还会降低EMI。

与功耗直接相关的是散热问题，因此，较低的工作功耗可以实现简单而又低廉的热管理。一般可以不使用热沉或者使用较小的热沉。在高密度高性能设计中，可以采用无源热沉来替代成本较高、可靠性较差的有源器件，也同时降低了系统对空气散热的要求。

低功耗工作意味着较少的元件和较低的器件温度，从而对系统可靠性有积极的影响。器件工作温度降低10ºC会使元件使用寿命延长一倍。对于FPGA而言，降低功耗的根本在于直接提高了整个系统的性能和质量，降低了成本。

65nm的功耗挑战

功耗由静态功耗和动态功耗组成。随着半导体采用更小的工艺尺寸以及系统速率的提高，每一节点的内核电压下降，比较容易管理动态功耗的增加。结合更小的杂散电容(与较小的晶体管相关)以及逻辑门之间更短、更少的容性互联，动态功耗的增加率降低。然而，由于晶体管泄漏的增加，静态功耗呈指数增大。图1所示为在65nm节点，静态功耗超过动态功耗的交叉点。

图1.动态和静态功耗与工艺节点的关系

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。